REFRESH DEVICE OF RANDOM ACCESS MEMORY AND COMPUTER USING THIS DEVICE

Patent number:

JP4243087

Publication date:

1992-08-31

Inventor:

FUKAYA TERUYUKI

Applicant:

MATSUSHITA ELECTRIC IND CO LTD

Classification:

- international:

G11C11/406; G11C11/403

- european:


Application number:

JP19910004272 19910118

Priority number(s):

Abstract of JP4243087

PURPOSE:To refresh a pseudo static RAM in the read cycle of the pseudo static RAM of a CPU. CONSTITUTION:An automatic refresh cycle to prohibit the admission of a chip enable signal in a PSRAM 8 and allows the admission of only the output enable signal therein is set by a 2-input OR gate 7 when the CPU 1 accesses the PSRAM 8 after a refresh request signal is outputted. A flip-flop 3 is reset upon ending of the refreshing and the chip enable signal enters the PSRAM 8 to start the read cycle. The refresh cycle is generated in the pseudo static RAM with the simple circuit.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-243087

(43)公開日 平成4年(1992)8月31日

(51) Int.Cl. ⁵ G 1 1 C 11/406 11/403	識別記号	庁内整理番号	FI		技術表示箇所			
		8526-5L 8526-5L	G 1 1 C	11/34		363 363	-	
		8526-5L				3 7 1	J	
				審査請求	未請求	旅	項の数2(全 5 頁)
(21)出願番号	特願平3-4272		(71)出願人	質人 000005821				
				松下電器	電器產業株式会社			
(22)出願日	平成3年(1991)1月18日			大阪府門	列真市大学	字門真	1006番地	
			(72)発明者	深谷 声	軍之			
				大阪府門産業株式		字門真	1006番地	松下電器
			(74)代理人	弁理士	小鍜治	明	(外2名)	


(54)【発明の名称】 ランダムアクセスメモリーのリフレツシユ装置及びそれを用いたコンピューター装置

(57)【要約】

【目的】CPUの疑似スタティックRAMリードサイク ルの中で疑似スタティックRAMのリフレッシュを行 う。

【構成】リフレッシュ要求信号が出力された後CPU1がPSRAM8をアクセスすると、2入力ORゲート6によってPSRAM8にチップイネーブル信号が入らずアウトプットイネーブル信号のみが入るオートリフレッシュサイクルになる。リフレッシュが終了するとフリップフロップ3がリセットされ、PSRAM8にチップイネーブル信号が入りリードサイクルが始まる。

【効果】簡単な回路で疑似スタティックRAMに対して リフレッシュサイクルを発生させることができる。



1

【特許請求の範囲】

【請求項1】 ランダムアクセスメモリーへのリフレッシ ュ要求信号を所定間隔で出力するリフレッシュインター パルタイマーと、前記りフレッシュインターパルタイマ ーの出力信号の出力後に中央処理装置より出力されたア ウトプットイネーブル信号に応じてスタートするリフレ ッシュサイクルタイマーと、前記リフレッシュサイクル タイマーの動作中、ランダムアクセスメモリーのリフレ ッシュを行なうリフレッシュ手段と、前記リフレッシュ サイクルタイマーの出力信号に応じて前記ランダムアク 10 はPSRAMである。 セスメモリーより中央処理装置にデータの送出指示を行 なうメモリーインターフェイス手段を設けたことを特徴 とするランダムアクセスメモリーのリフレッシュ装置。

【請求項2】 ランダムアクセスメモリーへのリフレッシ ュ要求信号を所定間隔で出力するリフレッシュインター パルタイマーと、中央処理装置と、前記リフレッシュイ ンターバルタイマーの出力信号の出力後に前記中央処理 装置の出力するアウトプットイネーブル信号に応じてス タートするリフレッシュサイクルタイマーと、前記リフ レッシュサイクルタイマーの動作中、ランダムアクセス 20 メモリーのリフレッシュを行なうリフレッシュ手段と、 前記リフレッシュサイクルタイマーの出力信号に応じて 前記ランダムアクセスメモリーより前記中央処理装置に データの送出指示を行なうメモリーインターフェイス手 段を設けたことを特徴とするコンピューター装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、ランダムアクセスメモ リーのリフレッシュ装置及びそれを用いたコンピュータ 一装置に関するものである。

[0002]

【従来の技術】近年、ワードプロセッサーやワードプロ セッサー機能付電子英文タイプライターのテキスト等或 はパーソナルコンピューターのメモリーとして、安価な 疑似スタティックランダムアクセスメモリー(以下PS RAMと記す)が使用されるようになってきた。

【0003】以下、従来のPSRAMのリフレッシュ装 置について説明する。図3は従来のPSRAMのリフレ ッシュ装置のプロック図であり、9はCPU、10はP SRAMにリフレッシュが必要になる時間を計測し、リ 40 フレッシュが必要になったらリフレッシュ要求信号(以 下RFRQと記す)を出力するリフレッシュインターパ ルタイマー。

【0004】11はRFRQを受けてCPU9に対して ホールト要求信号(以下HALTと記す)を出力し、後 述のリフレッシュ信号発生回路12からのリフレッシュ 終了信号(以下RFENDと記す)によりHALTを取 り下げるパスアービタ。

【0005】12はCPU9がHALTを受けたことを

記す。)をCPU9から受け、リフレッシュ信号(以下 RFと記す)を出力し、リフレッシュが終了したときに はパスアーピタ11にRFENDを出力するリフレッシ ュ信号発生回路。

【0006】13はCPU9からのコマンド或はRFを 受けてPSRAMに対してライトイネーブル信号(以下 WEBと記す)、アウトブットイネーブル信号(以下O EBと配す)及びPSRAMの選択信号(以下CEBと 記す)を出力するメモリーインターフェース回路、14

【0007】以上のように構成されたPSRAMのリフ レッシュ装置について、以下図4のタイミング図を用い てその動作を説明する。

【0008】 PSRAM14はCEB" H"の状態でO EBを一定時間"L"にすると、PSRAM14内のオ ートリフレッシュ回路が起動され、PSRAM14内部 でリフレッシュ (以下オートリフレッシュと記す) が行 われる。

【0009】リフレッシュインターパルタイマー10か らリフレッシュが必要になったことを知らせる信号とし てRFRQ"H"が出力されると、バスアービタ11は CPU9からPSRAM14の制御権を奪う為、CPU 9に対しHALTを"H"にする。CPU9がHAL T" H"を受けてホールト状態になると、HACKが" H"になる。

【0010】リフレッシュ信号発生回路12がHAC K"H"を受けると、メモリーインターフェイス回路1 3に対しリフレッシュ信号RFを"L"にする。メモリ ーインターフェイス回路13はリフレッシュ信号RF 30 が"H"の期間PSRAM14に対し、CEB信号が" H"、WEB信号が"H", OEB信号が"L"のオー トリフレッシュサイクルを与える。

【0011】オートリフレッシュが終わると、リフレッ シュ信号発生回路12はRFEND信号を"H"にし て、バスアーピタ11にリフレッシュが終了した事を伝 える。パスアービタ11はRFEND信号が"H"にな るとHALTを"L"にしてPSRAMの制御権をCP U9に返す。以上が従来のPSRAMのリフレッシュ装 置の動作である。

[0012]

【発明が解決しようとする課題】

しかしながら従来の構成では、P SRAM14が揮発性メモリーである為、一定時間内に リフレッシュサイクルが外部から与えられないと、メモ リー内のデータを保持する事はできないという課題を有 していた。すなわち、PSRAM14はCEBを"H" にしてOEBのみを"L"にすると、PSRAM14内 部に於いてリフレッシュアドレスを発生し、自動的にリ フレッシュを行うオートリフレッシュモードを備えてい 知らせるホールトアクノーリジ信号(以下、HACKと 50 るので、システム内部にROM等のPSRAM14以外

のメモリーを持っていれば、CPU9がPSRAM14 以外のメモリーをリードしてCEBが"H"、OEB が"し"となるサイクルを発生させれば、自動的にPS RAM14に対するリフレッシュを行なうことができ

【0013】しかしPSRAM14以外にメモリーを持 たないシステムや、ある一定時間以上PSRAM14以 外のメモリーをアクセスしないシステムにおいては、P SRAM14に対して強制的にリフレッシュを行う必要 がある。

【0014】また、CPU9からPSRAM14の制御 権を受け取る為にはパスアービタ11を必要とし、回路 が複雑になるという問題点を有していた。

[0015]

【課題を解決するための手段】リフレッシュインターバ ルタイマーの出力が発生した後に、CPUが出力したO EB信号に応じてRAMのリフレッシュを行なうリフレ ッシュ手段を設けた。

[0016]

【作用】このような手段を設けたことにより、リフレッ 20 シュインターパルタイマーからリフレッシュ要求がきた ときに、その後発生したCPUの最初のPSRAMリー ド信号に応答してPSRAMのリフレッシュを行なう。

[0017]

【実施例】以下に、本発明に係る一実施例を図1及び図 2を用いて説明する。1はCPU, 2は所定の間隔でリ フレッシュ要求信号(以下RFRQと記す)を出力する リフレッシュインターパルタイマー。

【0018】3はRFRQによりセットされ、リフレッ トフリップフロップ(以下、F/Fと記す)。

【0019】4は疑似スタティックRAM(以下、PS RAMと記す。)。5はCPU1からのコマンドを受け て制御信号ライトイネーブル信号(以下、WEBと記 す)、アウトプットイネーブル信号(以下、OEBと記 す)、及びPSRAM4の選択信号(以下、CEBと記 す。) を出力するメモリーインターフェース回路であっ T.

【0020】6はリフレッシュサイクルの時間を計測 し、リフレッシュが終了したときにリフレッシュ終了信 40 号(以下、RFENDと記す。)を出力するリフレッシ ュサイクルタイマー。

【0021】7はメモリーインターフェイス回路5の出 カCEBとF/F3の非反転出力Qを受けて、PSRA M4に対しCEを出力する2入力ORゲート。

【0022】8はリフレッシュサイクルタイマー6のR FENDとメモリーインターフェイス回路5のCEBと OEBを受けてF/F3にリセット信号を出力する3入 カNORゲートである。

図2のタイミング図を用いて説明する。 PSRAM8に リフレッシュが必要になると、リフレッシュインターバ ルタイマー2の出力RFRQが"H"になり、F/F3 をセットする。するとF/F3の非反転出力Qが" H" になる。この非反転出力Qが"H"になった後、最初に 現れたCPU1のリードサイクルに於いてPSRAM8 のリフレッシュが行われる。この最初のリードサイクル に於いて、まずメモリーインターフェイス回路5のCE Bの出力が"L"になるが、F/F3の非反転出力Q が"H"になっているため、2入力ORゲート7の出 力、すなわちPSRAM8のCEは"H"のままでPS RAM8はイネーブルにならない。

【0024】次にメモリーインターフェース回路4の〇 EBが"L"になると、PSRAM8にはCE信号が" H"になり、OE信号が"L"になるとのオートリフレ ッシュサイクルが開始することになる。またリフレッシ ュサイクルタイマー6はCEB信号が"H", OEB信 号が"L", F/Fの非反転出力Qが"H" すなわちO EBが"L"になった時点からスタートし、PSRAM 8のリフレッシュに必要な時間が過ぎると3入力NOR ゲート7にRFEND"L"を出力する。OEB、CE Bは既に"L"になっているため、RFENDが"L" になった時点で、3入力NORゲート7がF/F3のリ セット端子に"H"を出力し、F/F3をリセットす る。すると、F/F3の非反転出力Qが"L"になり、 2入力ORゲート6の出力が"L"すなわちPSRAM 8のCEが"L"になり、PSRAM8のリフレッシュ サイクルが終了しリードサイクルが開始される。つま り、OEBはPSRAM4からデータの読み出しに充分 シュサイクルが終了したらリセットされるセットリセッ 30 余裕を持って設定されており、この期間内に充分リフレ ッシュ期間を入れることができる。

> 【0025】以上のように本実施例によれば、CPU1 をホールト状態にする事なくPSRAM8に対するリフ レッシュサイクルを作る事ができる。すなわちパスアー **ピタ回路を必要としない簡単な回路によりPSRAM8** のリフレッシュサイクルを作ることができる。

[0026]

【発明の効果】本発明は、リフレッシュインターパルタ イマーの出力が発生した後に、CPUが出力したOEB 信号に応じてRAMのリフレッシュを行なうリフレッシ ュ手段を設けたことにより、リフレッシュインターパル タイマーからリフレッシュ要求がきたときに、その後発 生したCPUの最初のRAMリード信号に応答してRA Mのリフレッシュを行なうことができるので、CPUの RAMリードサイクルの中でRAMのリフレッシュを行 うことができ、CPUをホールト状態にする必要がな く、簡単な回路でRAMのリフレッシュを行うことがで きるという効果を有する。

【0027】また、メモリーのリード期間の余裕時間を 【0023】以上のように構成された本実施例の動作を 50 利用してメモリーをリフレッシュするため動作が速くな

特開平4-243087

6

5

【図面の簡単な説明】

る。

【図1】本発明の一実施例に係る疑似スタティックRA

Mのリフレッシュ装置の回路図

【図2】本実施例のタイミング図

【図3】従来例に係る疑似スタティックRAMのリフレ

ッシュ装置のプロック図

【図4】従来例のタイミング図

【符号の説明】

1 CPU

2 リフレッシュインターパルタイマー

3 セットリセットフリップフロップ

4 疑似スタティックRAM

5 メモリーインターフェイス回路


6 リフレッシュタイマー


7 2入力ORゲート

8 3入力NORゲート


【図1】

(4)





[図3]



【図4】

